基于交叉增益调制的集成全光可编程逻辑阵列研究

我们提出并实验验证了基于半导体光放大器实现调制速率为40 Gbit/s的集成全光可编程逻辑阵列。利用

全光信号处理可以避免光电光转换过程从而降低功耗提高系统容量，而光计算又是全光信号处理中的难点技术之一[1]。在过去的几十年里，除了全光与门、全光或门、全光或非门等基础逻辑门被广泛研究[2] [3]，全光复杂逻辑器件，例如全加器、全减器、半加器、编码器、译码器、可编程逻辑阵列等也引起了研究者的关注[4] [5]。其中，全光可编程逻辑阵列是一种典型的可重构复杂逻辑器件[6]。全光可编程逻辑阵列不仅能够通过可编程选择满足用户自定义从而大大提高逻辑功能输出的灵活性，而且也能够通过多个可编程控制点的设置来使输出逻辑结果多样化，因此得到了广泛研究。

基础逻辑门以及包括全光可编程逻辑阵列在内的复杂逻辑器件主要是基于非线性器件以及相应的非线性效应来实现。非线性器件主要包括半导体光放大器、高非线性光纤、硅波导等，而非线性效应主要包括四波混频、交叉增益调制、交叉相位调制等。其中高非线性光纤作为一种无源材料[7]，具有非线性响应快(飞秒量级)、损耗小、无噪声、非线性累积效应大等显著优势，是一种具有竞争力的全光信号处理器件，但存在体积大难以集成的劣势。半导体光放大器是一种体积小、易于与其他器件集成的有源非线性器件，并且可以实现丰富的非线性效应，是未来集成时代作为非线性介质很有潜力的候选者之一。而硅波导是体积更小的集成器件，也是全光信号处理中的常用器件。由于半导体光放大器是有源器件，不仅可以作为非线性介质来实现全光最小项，还可以利用开关特性来实现相应最小项的选择，因此本文提出并实验验证了基于半导体光放大器实现全光可编程逻辑阵列的方案。通过利用半导体光放大器中交叉增益调制效应实现不同全光最小项，再利用半导体光放大器的开关特性实现对最小项的选择，从而实现基于最小项的不同组合逻辑功能，验证全光可编程逻辑阵列功能。本方案实现集成可编程逻辑阵列将为全光复杂逻辑器件从分立方案走向集成方案迈出重要的一步，进一步促进全光全加器、全减器、编码器等器件实现集成方案，推动利用全光方法来处理原本信息就加载在光上的应用场景，有潜力进一步结合新材料新结构来实现低功耗方案从而解决实际运算问题。

2. 实验方案 我们基于磷化铟平台开发了全光可编程逻辑阵列集成芯片，该芯片工作的结构图如图1 所示，包括输入光路，标准逻辑单元(CLUs)阵列和开关阵列。输入光路由延时干涉仪(DI)构成，用于对差分相移键控(DPSK)信号进行预编码。通过将差分相移键控信号上的相位信息转换到幅度上，从而产生互补码流作为逻辑运算的输入信号[8]。腔长较长的半导体光放大器(SOA)是作为实现交叉增益调制(XGM)的非线性介质，用于产生不同的标准逻辑单元信号，也即最小项。腔长较短的半导体光放大器是用来选择标准逻辑单元信号的通断。