LTE系统物理层下行链路Turbo编码器的FPGA 设计与实现

：针对LTE 系统物理层下行链路的Turbo 编码器进行了研究，分别确定和设计了组成编码器的四个模块——交织、分量编码、删余和复接的工作方式和电路图。在完成四个模块单独仿真测试的基础上，对各模块之间的连接进行了整体设计和调试，将交织器、分量编码器、删余器三个模块组合成一个模块，并将其输出的校验序列与原码输入序列一同输入到复接器中，实现了最后的编码序列输出。

LTE 是3G 的下一代演进技术， 它在高数据速率、分组传送、延迟降低、广域覆盖和向下兼容等方面具有比3G 更好的技术优势，成为下一代移动通信技术领域的主导技术[1]。

LTE 系统上行采用单载波频分多址接入(SC-FDMA) 技术，下行采用正交频分多址接入(OFDMA)技术，其中物理层的技术相对于3G 发生了革命性的变化。本文针对物理层下行链路的Turbo 编码器进行研究，实现了基于FPGA 的Turbo 编码器。

2. Turbo 编码的基本原理 Turbo 码包含并行级联卷积码(PCCC)、串行级联卷积码(SCCC)和混合级联卷积码(HCCC)三大类[2]。

LTE 系统中采用的是PCCC，它主要由交织器、分量编码器、删余器和复接器组成。Turbo 码编码过程中， 长度为N 的信息序列ku }在被送入第一个分量编码器进行编码的同时， 也作为系统输出{sX 被直接送至复接器，同时ku }经过一个N 位的交织器，形成一个新序列送入第二个分量编码器，两个分量编码器生成的{#科技部中加国际合作项目(No: 2010DFA11320)资助课题。